Coelacanth's Dream
Hardware
Article list
2ソケット 128コア/256スレッドの AMD Milan ES ?
Intel Jasper Lake データベース
Intel Architecture Day 2020 個人的まとめ ―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細
なぜハイブリッドコア技術は必要なのか
AMD の省電力に向けたハイブリットコア技術を読む
LLVM に GFX1031 へ向けたパッチが投稿される
AMD、EPYC Embedded に 7001/7002シリーズを追加
Coreboot へのパッチから Intel Alder Lake-S/P のコア構成が判明か
Coreboot に Alder Lake のデバイスIDが追加 ―― ADL-S の GPU は最大で GT1、ADL-P は GT2 か
Intel Tiger Lake は "Power Limit4" をサポート
RadeonSI、RADV が AMD Navy Flounder をサポート
AMD RDNA 2 のコードネーム良し悪し