Intel Alder Lake-S の GPU は Gen12アーキテクチャ

CPU部は Golden Coce (Core)Gracemont (Atom) のハイブリッド構成を取ることが明かされている Alder Lake だが、intel/gmmlib に組み込まれた変更から、
デスクトップ向けとされる Alder Lake-S の GPU部は Tiger LakeRocket LakeDG1等と同じ Gen12アーキテクチャ であることが分かった。
Added the ADL-S device ID's and phyAddr support · intel/gmmlib@2072b0d

Alder Lake-S に関するコードが gmmlib/GmmGen12Platform.cpp に追加されている。

     if(GFX_GET_CURRENT_PRODUCT(Data.Platform) == IGFX_ALDERLAKE_S)
     {
         Data.NoOfBitsSupported                = 46;
         Data.HighestAcceptablePhysicalAddress = GFX_MASK_LARGE(0, 45);
     }
(追記 2020/10/01) (追記終了)

省電力、モバイル向けとされる Alder Lake-P に関してはまだ確定していないが、同様に Gen12アーキテクチャ である可能性が高いだろう。

Index

Alder Lake-S iGPU

まず、Alde Lake-S の GPU に関しては、以前に SiSoftware Official Live Ranker に投稿された Intel Alder Lake Client Platform Alder Lake Client System (Intel AlderLake-S ADP-S DRR4 CRB) の結果から、256SP (32EU)、L2キャッシュ 512KB という規模が判明していた。1

この L2キャッシュというのはそのままの意味ではなく、恐らくソフトウェアから検出された URB (Unified Return Buffer) のサイズを表していると思われる。そして URB は GPU部に搭載された L3キャッシュの一部を割り当てる形を取るため、搭載された GPUキャッシュのある階層の規模を表すのでもないことを留意したい。

この時点ではまだ、Gen12 GT1 の規模と概ね一致するという認識だった。
それと、オープンソースドライバーのコードを読むに、ある Intel GPU の最大規模はアーキテクチャとグレード(GTx) で判定されるため、例えば同じ Gen12アーキテクチャ である Tiger Lake GT1Rocket Lake GT1 は同規模となる。
ただ L3キャッシュバンクあたりの容量やピクセルバックエンドの規模はプロセッサで異なる場合がある。

Alder Lake-S は最大 GT1、Alder Lake-P は最大 GT2、それと DDR5

以前 Coreboot に投稿されたパッチから、デスクトップ向けの Alder Lake-S は最大で GT1 、省電力、モバイル向けの Alder Lake-P は最大 GT2 になると見られる。
Coreboot に Alder Lake のデバイスIDが追加 ―― ADL-S の GPU は最大で GT1、ADL-P は GT2 か | Coelacanth's Dream

前述したように、GPU 規模はグレード(GTx) で判定されているため、GPU に限って見れば、デスクトップ向けとしては RKL GT1 と、モバイル向けとしては TGL GT2 と規模は変わらないだろう。
しかし、Alder Lake-S/P は DDR5 に対応するため、デスクトップ向けとしてはそれなりの性能向上が見込めるかもしれない。

Alder Lake-S/P は 2基のメモリコントローラを持ち、DDR4/LPDDR4/LPDDR5/DDR5 に対応する。2

  +-------------+--------+---------+
  | Memory Type | Max Ch | Max DPC |
  +-------------+--------+---------+
  | DDR4        |      1 |       2 |
  | LPDDR4(X)   |      4 |       1 |
  | LPDDR5      |      4 |       1 |
  | DDR5        |      2 |       1 |
  +-------------+--------+---------+

These numbers are for a single memory controller. Since ADL has two memory controllers, there's twice as many channels in total. DPC stays the same.

Tiger Lake-U も LPDDR5 に対応しているため、Tiger Lake-U から Alder Lake-P にかけては目立った GPU性能の向上は難しいかもしれないが、デスクトップ向けとしては DDR5 対応により実感できるものとなるだろう。そうなると GPU の規模が少し寂しく思えてくるが。
それと DDR5 では 1DPC(DIMM per channel) となるため、メモリ容量を求めて 2DPC が可能な DDR4 でのシステム構成が出てくるかもしれない。
このあたりは DDR5メモリと対応プラットフォームの及の勢い次第だが。

Alder Lake は 2021年の後半に市場へ投入されると Intel は発表している。
それまでは Gen12アーキテクチャ 、より正確に言えば Xe-LP アーキテクチャ がクライアント向けプロセッサの iGPU として継続される。
期間で言えば、Gen9アーキテクチャSkylake から Comet Lake まで続けて採用され、その間には Kaby Lake (Amber Lake)Coffee LakeWhiskey Lake 、Atom系プロセッサでは Apollo LakeGemini Lake が存在する。
Core系はプロセス更新失敗とそれに伴う Cannon Lake のキャンセルといった事情が絡み、Skylakeアーキテクチャ と共に Gen9アーキテクチャ がここまで続くこととなった。
しかし、Gen12アーキテクチャ /Xe-LP はプロセスも CPUアーキテクチャも異なる 3種のプロセッサ (Tiger Lake /Rocket Lake /Alder Lake-S) での採用となり、Gen9アーキテクチャ とは理由を全く異にする。
これは Gen12アーキテクチャ /Xe-LP の優秀さ 将来を見据えた細部に渡る拡張、メディア部の強化 (AV1 HWデコード)…… を示していると言える。

Intel Gen12 GT0.5 GT1 GT2 GT2 (DG1)
Dual-Sub Slices 1 2 6 6
 EUs 16 32 96 96
  SPs 128 256 768 768
GPU L3$ 1536KB? 1536KB? 3072KB 16384KB3
RKL TGL /RKL
/ADL-S
TGL /ADL-P? DG1
Update: 2020/10/01 00:09 JST

関連記事
Intel Architecture Day 2020 個人的まとめ ―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細 なぜハイブリッドコア技術は必要なのか Coreboot へのパッチから Intel Alder Lake-S/P のコア構成が判明か

Amazonアソシエイト