Google の Reka Norman 氏より、Coreboot に Alder Lake-N の Chromebookボード、Nissa /Nivviks /Nereid のサポートを追加するパッチが投稿された。
Nissa のベースボード、Nivviks /Nereid はそこから派生したリファレンスボードとなる。
Alder Lake-N のサポートが Coreboot に追加され始めたとき、自分はモバイル向けの Alder Lake-P/M とは異なる CPUID Model が割り当てられていることから、別の用途、組み込み向けのバリアントではないかと推測した。
しかし、Alder Lake-N が Intel の RVP (Reference Validation Platform) だけでなく、Chromebookプラットフォームでも搭載ボードが開発、サポートが進められていることから、Alder Lake-N がモバイル向けとして登場する可能性が濃くなった。
Alder Lake-N は Atom系コアのみの構成か | Coelacanth’s Dream
Alder Lake-N では他バリアントよりも I/O の規模が小さくなっている。
Alder Lake-S/P/M では CPU側に PCIeインターフェイスが実装されているが、Alder Lake-N では実装されず、PCH側のみに実装されている。
また PCIe Root Port は 5-ports、最大 9-Lanes までとされ、現世代の Atom系プロセッサ Jasper Lake に近い規模となる。
Alder Lake-N の PCIe I/O 構成 | Coelacanth’s Dream
USB Type-C についても、Alder Lake-P では最大 4-Ports をサポートするが、Alder Lake-N/M は 2-Ports までとされる。
メモリには LPDDR5 をサポートしている。1 Alder Lake-P/M 同様に LPDDR4, DDR5 もサポートしているかは不明。
adlrvp: Configure typec ports at runtime Default board ADL-P has 4 typec ports , while ADL-M/N has only 2 typec ports. Configure the number of typec ports based on board id. Also, enable the config - CONFIG_USB_PD_COUNT_RUNTIME to indicate that usb pd port count is retrieved at run time.
GPU部は、当初 Alder Lake-N の DeviceID として追加された 0x46A0/0x46A3
が Alder Lake GT2 にも当たるため、最大 96EU 構成である可能性があったが、後にパッチが更新され、0x46D0/0x46D1/0x46D2
に変更された。
この DeviceID は Linux Kernel における Intel GPUドライバ、各種ソフトウェアにも Alder Lake-N として追加されているため、こちらが正しい DeviceID と思われる。2
そして EU数は不明だが、Intel Media Driver では Alder Lake-N GT1 とされているため、Rocket Lake-S /Tiger Lake-H /Alder Lake-S のように最大 32EU である可能性が高くなった。
+#ifdef IGFX_GEN12_ADLN_SUPPORTED +static struct GfxDeviceInfo adlnGt1Info = { + .platformType = PLATFORM_MOBILE, + .productFamily = IGFX_ALDERLAKE_N, + .displayFamily = IGFX_GEN12_CORE, + .renderFamily = IGFX_GEN12_CORE, + .eGTType = GTTYPE_GT1, + .L3CacheSizeInKb = 0, + .L3BankCount = 8, + .EUCount = 0, + .SliceCount = 0, + .SubSliceCount = 0, + .MaxEuPerSubSlice = 0, + .isLCIA = 0, + .hasLLC = 0, + .hasERAM = 0, + .InitMediaSysInfo = InitTglMediaSysInfo, + .InitShadowSku = InitTglShadowSku, + .InitShadowWa = InitTglShadowWa, +}; + +static bool adlnGt1Device46D0 = DeviceInfoFactory<GfxDeviceInfo>:: + RegisterDevice(0x46D0, &adlnGt1Info); + +static bool adlnGt1Device46D1 = DeviceInfoFactory<GfxDeviceInfo>:: + RegisterDevice(0x46D1, &adlnGt1Info); + +static bool adlnGt1Device46D2 = DeviceInfoFactory<GfxDeviceInfo>:: + RegisterDevice(0x46D2, &adlnGt1Info); +#endif
Intel はハイブリッドアーキテクチャを採用する Alder Lake-S/P/M は正式に発表しているが、Atomコアのみの構成と目される Alder Lake-N は未発表となっている。
元より Atom系プロセッサは Tremont アーキテクチャ の世代、Elkhart/Jasper Lake で最後になるという話があったことから、どこか発表しにくいものがあるのかもしれない。3