Alder Lake-M 関連のパッチが Coreboot に投稿される ―― ADL-M は ADL-P の I/O 縮小版か
CPU は Golden Cove (Core) と Gracemont (Atom) のハイブリッド、GPU は Gen12アーキテクチャ となる Alder Lake にはバリアントが、Alder Lake-S 、Alder Lake-P 、Alder Lake-P の 3種類が存 ...
CPU
Intel、Rocket Lake、Tiger Lake-H、Jasper Lake など新世代プロセッサを正式発表
今月 11日よりオンラインで開催されている CES2021 に合わせ、Intel は 3つの News Conference を開催した。 その中の「Do More with the Power of Computing」にて、新世代の ...
Intel Sapphire Rapids は AVX512_FP16 をサポート
モバイル向けでは Ice Lake (client) から、デスクトップ向けでは 2021年第一四半期での登場が予告されている Rocket Lake からついにサポートされる AVX512命令。 これま ...
Linux Kernel に CPU + GPU の統合メモリ空間をサポートする最初のパッチが投稿される
Linux Kernel (amd-gfx) に、HMM (Heterogeneous Memory Management) をベースとする SVM (Share Virtual Memory) のサポートを追加する最初のパッチが投稿された。 [PATCH 00/35] Add HMM-based SVM memory manager to KFD 最初のパッチということで、まだ IOMMU が有 ...
Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える
Index Alder Lake-P は PCIe Gen5 に対応 Tiger Lake-H は PCIe Gen4 20-Lane を備える Alder Lake-P は PCIe Gen5 に対応 Coreboot の Alder Lake-P サポートに向けたあるパッチが投稿され、そのコメントスレッドの中で、Alder Lake-P は PCIe ...
Tiger Lake-H のブートログ、lscpu、lspci ……
Intel は既にモバイル向けの Tiger Lake_L (Model: 0x8c) をリリースし、各社から採用製品が出されている。 その上位プロセッサ、(バリアント的には) デスクトップ向けにあり、ハイ ...
CPUID とマイクロコードバージョンから AMD CPU の Family と Model を知りたい
以前 Intel CPU の CPUID から Family, Model, Stepping を読み取る方法に触れたが、AMD CPU はまだ自分自身理解していない部分があったため、整理も兼ねて書く。 Alder Lake-P を搭載する Chrom ...
Alder Lake-P を搭載する Chromebookボード 「Brya」、そして Alder Lake-M
Alder Lake-P を搭載する Chromebookボード、コードネーム Brya に関するパッチが Coreboot に投稿され始めている。 mb/google/brya: Add new google brya mainboard (Ia34130ff) · Gerrit Code Review Brya が Chromebookボ ...
AMD、Zen 3 アーキテクチャの詳細を公開
2020/11/05 には Zen 3アーキテクチャ を採用する Ryzen 5000シリーズ のレビューが各メディアより公開され、2020/11/06 には発売が開始された。 同時に Zen 3アー ...
Intel Rocket Lake-S の概要を発表 ―― Cypress Cove の詳細はまだ、AV1 HWエンコードには非対応
Intel は現地時間 2020/10/29 付で、次世代デスクトップ向けプロセッサ Rocket Lake-S の概要を発表した。 Intel’s 11th Gen Processor (Rocket Lake-S) Architecture Detailed | Intel Newsroom Intel-Rocket-Lake-S-Architecture.pdf CPUアーキテクチャは Cypress Cove と称され ...
気になる Jasper Lake のキャッシュ構成 ―― 【追記】 Snow Ridge と Elkhart Lake について訂正
以前 Elkhart Lake が発表された際、Tremontアーキテクチャ を採用するプロセッサの中では、まだ唯一キャッシュ構成が不明だった Jasper Lake だが、 Intel Elkhart Lake 発表、その詳 ...
AMD Zen 3 アーキテクチャで分かってること、いないこと
現地時間 2020/10/08 に AMD より、Zen 3 アーキテクチャ を採用する Ryzen 5000シリーズの製品ラインナップが発表された。 AMD Launches AMD Ryzen 5000 Series Desktop Processors: The Fastest Gaming CPUs in the World :: Advanced Micro Devices, Inc. (AMD) ...
Intel Alder Lake-S のベンチマーク結果から読むキャッシュ構成 【追記 2020-10-07】16-Core/24-Thread?
APISAK (@TUM_APISAK) / Twitter 氏が Alder Lake-S の SiSoftware の実行結果を発見、それを Twitter にて共有した。 そして、結果には Alder Lake-S のコア、スレッド数、キャッシュ容量が記されており、Alder Lake-S の ...
Cannon Lake を追う
「Cannon Lake はキャンセルされた」というのが共通認識としてあるが、具体的にいつ頃キャンセルされたかはすぐには浮かばない。自分がそうだ。 調べてみ ...
Intel Elkhart Lake 発表、その詳細
Intel より、組み込み向けに Tiger Lake をベースとする Coreプロセッサと、Elkhart Lake ベースの Atomプロセッサが発表された。 IoT-Enhanced Processors Increase Performance, AI, Security | Intel Newsroom Elkhart Lake: Overview and ...
2ソケット 128コア/256スレッドの AMD Milan ES ?
tp-qemu へのプルリクエストの中に、AMD の次世代 EPYC Milan エンジニアサンプリングの CPU 情報らしきものがあった。tp-qemu はプロセッサエミュレーターである QEMU ...
Intel Jasper Lake データベース
Intel Tremontアーキテクチャを採用するモバイル向けプロセッサ。1 Jasper Lake Spec Intel JSL Memory Interface LP/DDR4 128-bit? CPU Tremont (Family: 0x6, Model 0x9C) 2 CPU Core/Thread (4/4?) L2cache (shared 4-Core) 1.5MB L3cache/LLC 4MB GPU Gen11 Total EU (Sub-Slice x EU) 16EU(2x8) /20EU(4x5) 24EU(4x6) /32EU(4x8) GPU L3cache 1280KB ...
Intel Architecture Day 2020 個人的まとめ ―― XeHP は 1-Tile 512EU、XeLPアーキテクチャ詳細
Intel は 2020/08/13 にバーチャルイベント「Architecture Day 2020」開催、次世代 CPU/GPU のアーキテクチャ詳細、次々世代 CPU/GPU の概要を発表した。 記事タイトルにあ ...
なぜハイブリッドコア技術は必要なのか
異なる種類のコアを 1つのSoC/プロセッサに搭載するハイブリッドコア技術を、Intel は Lakefieldで実用化し、続く Alder Lake ではデスクトップ向 ...
AMD の省電力に向けたハイブリットコア技術を読む
AMD はプロセッサの省電力動作のためのハイブリッドコア技術の特許を提出し、その情報を Twitterユーザーの @Underfox3 / Twitter 氏が共有、拡散した。 その特許の概要 ...
AMD、EPYC Embedded に 7001/7002シリーズを追加
AMD の公式サイトにて EPYC Embedded 7001/7002 シリーズ のページが追加、モデルの仕様が記載されていた。
Coreboot へのパッチから Intel Alder Lake-S/P のコア構成が判明か
先の記事で、Coreboot へのパッチから Alder Lake-S/P の GPUバリアントが明らかになったと書いたが、 Coreboot に Alder Lake のデバイスIDが追加 ―― ADL-S の GPU は最大で GT1 ...
Coreboot に Alder Lake のデバイスIDが追加 ―― ADL-S の GPU は最大で GT1、ADL-P は GT2 か
オープンソースなBIOS、ファームウェアを開発するプロジェクト Coreboot に Alder Lake-S/P の DeviceID を追加するパッチが投稿された。 soc/intel/common: Include Alderlake device IDs (I17ce56a2) · Gerrit Code Review Index Alder Lake iGPU ( GT0/GT1/GT2 ) Alder Lake PCH ...
Intel Tiger Lake は "Power Limit4" をサポート
Intel の次世代モバイル向けプロセッサ Tiger Lake では、SoCパッケージレベルの最大電力制限、Power Limit4 をサポートすることがわかった。 powercap: Add Power Limit4 support この Power Limit4 (以 ...