AMD GPUOpen、Zen 2 CPU、RDNA GPU へのソフトウェア最適化資料を公開

AMD GPUOpen は Zen 2 アーキテクチャ 、 RDNA アーキテクチャ へ向けたソフトウェア最適化のための資料を公開した。
Let’s build… 2020 - GPUOpen 内容としては、以前より Let’s Build…2020 と称し、Youtube で公開したプレゼンテーション動画と同じであるが、PDF/PPTX ファイルも公開されたことでより資料として確認しやすく、そして使いやすくなった。
AMD Ryzen™ Processor Software Optimization - GPUOpen_Let’sBuild2020_AMD Ryzen™ Processor Software Optimization.pdf Optimizing for the Radeon RDNA architecture - GPUOpen_Let’sBuild2020_Optimizing for the Radeon RDNA Architecture.pdf

それ以外にもソフトウェア開発者向けのプレゼンテーション資料を公開している。

• GPUOpen_Let’sBuild2020_A Trip Down the GPU Compiler Pipeline.pdf
• GPUOpen_Let’sBuild2020_A Review of GPUOpen Effects.pdf
• http://www.gpuopen.com/wp-content/uploads/slides/GPUOpen_Let%E2%80%99sBuild2020_Curing%20Amnesia%20and%20Other%20GPU%20Maladies%20with%20AMD%E2%80%99s%20Developer%20Tools.pptx
• 2020GDCRpr - GPUOpen_Let’sBuild2020_Radeon ProRender Full Spectrum Rendering 2.0.pdf

個人的トピック

資料内の個人的なトピックとしては、チップレットアーキテクチャにおいて、同チップレット(CCD) にある 2CCX間の通信でも、I/Oダイ(IOD) 内のデータファブリックを経由する点が明言されたこと、(これより前に為されていたかもしれない)
そして、Renoir の Data Fabric と IO Hub Controller が 64B/cycle で接続されていることがあげられる。

後者に関しては、Matisse や Castle Peak と同じ帯域であり、前世代の Summit Ridge 、Pinnacle Ridge は 32B/cycle であったことから PCIeGen4 の為に 64B/cycle に増やしたと考えられる。¹
しかし Renoir は PCIeGen3 までの対応であるはずで、64B/cycle で接続する必要性は薄い。資料作成者のミスかそれとも制限しているだけか、または PCIe 以外でその帯域で接続する必要があったか。
AM4 マザーボードでも Renoir は PCIeGen3 までであるから制限している可能性は微妙に思う。

それと、Renoir では GPUコア部、Data Fabric 間の帯域が Raven /Picasso から倍に増やされたはずだが、資料中の図からそこまでは読み取れない。