Renoirの情報アップデート&推測 Part3

Renoir SKU

AMD Renoir APUs | GPU details for all SKUs with TDP | All GPU configurations for mobile & desktop - Reddit : Amd
Redditユーザーの_rogame氏がAMD Bootcamp Driver内の情報と過去のZen APU情報を結びつけ、SKUの詳細を考察したというもの。
見た限り、筋は通っているように思える。

ただ、RenoirのRevisionIDに関しては多くがGPUOpen-Toolsのcommon-src-DeviceInfoにて開示されているが、DeviceInfoUtils.cpp
ShaderEngine数、CU数といった性能に関した記述は全く出ていない（Ravenから更新されていない）ため、上記の_rogame氏の考察を裏付けることはできない。

それでもRevisionIDの傾向に沿っているため、大きく外れているという訳でもない。

（Xには0からFまでのどれかが入る）
		0X = Pro/WS/Mx
		4X = Apple
		8X = Embedded
		9X = Embedded (low?)
		CX = Consumer (Gaming)
		DX = Pro
		EX = Reserve? (Custom?)
		FX = Test?

AMDは他のGPUでも基本この傾向にあり、DeviceInfoUtils.cppと組み合わせるとAMDがどういったSKUを用意しているかがぼんやりと見えてくる。

個人的には、_rogame氏の考察は概ね合っていると思うし、90%信用していいと思う。
後述の自身の考察では合っているものとして扱う。

Ryzen 7 4700U

Renoir APU | Ryzen 7 4700U 8C/8T 2GHz/4.2GHz | Pcmark10 & more - Reddit : Amd
こちらも_rogame氏によるもの。
Ryzen 7 4700Uで3DMARKを実行した結果のスクリーンショットで、_rogame氏はGPUのCU数は10/11CUだと見ている。
そしてRyzen 7 4700Uは8C/8Tの構成であり、RenoirはRaven/Picassoの2倍のコア/スレッドが可能、ということがほぼ確定となった。
SMTが無効化されていることから、有効にされた8C/16TがRyzen 9の枠に納まるのかもしれない。

以前、RenoirのRyzen 9はあくまで噂としたが、それはコア数をある程度デスクトップと合わせるんじゃないか、なんて考えていたからだ。
今にしては、AMDはモバイル向けの4C/8TにもRyzen 7を、Intelも6C/12Tにi9のブランドを飾っている。
だから完全に思い違いで、知識不足だった。

考察とか

CPU構成

まず間違いなくL3キャッシュ容量は減らすと思われる。

Zen/+アーキテクチャでは、CCXごとにL3モジュール（1MB）が8基存在し、それによってL3キャッシュ 8MBとしていた。
Summit Ridgeは冷却性能でクロックが変動　AMD CPUロードマップ - ASCII.jp
https://ascii.jp/elem/000/001/406/1406052/img.html
だがAPUであるRavenでは、そのL3モジュール（1MB）を4基に減らし、L3キャッシュ4MBとした。
AMD@14nm@Zen(Zeppelin)@Raven_Ridge@Ryzen_3_2200G - Flickr（Fritzchens Fritzによるダイショット）
これは、SRAMは容量に対して必要とする面積が大きく、それによるリーク電流で消費電力が増えてしまうため、モバイルが主なターゲットとなるAPUでも不利となるからだと思われる。
コスト面を考えてもダイサイズは小さい方がいい。
参考: プロセッサのキャッシュに不揮発性メモリを使う - PC Watch
Renoirでも同様の理由でL3モジュール減らすはずで、やるとしたらZen2 CCD（8C/16T）の32基の半分、16基となるだろうか。

Zen2 CCDのダイショットを見る限り、モジュールあたりの容量は増やさずに、モジュールの数を2倍に増やす形でL3キャッシュ 32MBを実現しているため、
AMD@7nm(12nmIOD)@Zen2@Rome@EPYC_7702_ES - Flickr（またまたFritzchens Fritzによるダイショット） やろうと思えばRenoirでCCXあたりL3モジュール 4基、総8基にできそうだが、
コアの縦の長さに合わせて配置しているため、そこまでいじろうとすると手間がかかるだろうからやらないと考えている。

GPU構成

そこまで大きな変更はないはず。
Raven（gfx902）であった、scissor機能やDCCのバグを修正をした、Raven2と同じgfx909となるくらいで。
L2キャッシュ 1MB、8 ROPという構成もそのままだろう。

CPU+GPU

_rogame氏のRenoir SKUでは最大13CUとなっており、それならダイにも13CUとなりそうだが、まずRenoirにはCCXが2基ある。
大体同じ比率として
AMD@14nm@Zen(Zeppelin)@Raven_Ridge@Ryzen_3_2200G - Flickr
を元に考えると、CCXを90度回転させて2基配置するのが効率良いのではないかと思う。

クソコラで申し訳ないが、自分が言いたいのはそうしたCCXの配置によって伸びた分が、CUを11から増やすのにも丁度いい、ということだ。

ただ効率が良さそう、と言っても多少ダイサイズは増加する。
これまた雑な計算だと縦に30%程増加する。

209.78[mm²] * 1.3 = 272.714[mm²]
GF 14/12nmからTSMC 7nmとして、当然単純に半分にならない部分もあるため、
どんぶり勘定となるがRaven2と同程度か少し大きいくらいのダイサイズになるのではないかと思う。
Zen2 CCDは必要だった、IFOPの物理的な接続部分がいらないため、2CCXのダイサイズはだいぶ小さくできる。
I/O部分は、ソケットがFP5からFP6へと変更するが、上画像の空白部分を埋める程度でそう大きくは変わらないと思っている。

Intel 10nmのIcelakeが ~131mm²程であり、それと比べると大きくはなるだろう。
デスクトップ向けIce Lakeの出荷は絶望的　インテル CPUロードマップ - ASCII.jp

電力密度とか

Renoirの不安要素に電力密度がある。
何しろRaven2程のダイサイズにZen2 8コアとVega13CUとかが詰め込まれているのだ。
そして_rogame氏のSKUではグレード高ければコア数もCU数も多いことになっている。
ゲームのようなCPU/GPU両方を使うソフトだと、お互いがTDP枠を喰いあってサーマルスロットリングが発生するのは容易に想像できる。
そうでなくともCPU/GPU共にピーク性能は抑えられそうな気がするが、以前あったGPU 1.8GHzというのが引っかかる。
ブースト機能が悪さをしなければいいのだが。

電力密度は大きくなり、発熱する部分の割合が増える。
Raven/Picassoでも発熱によるサーマルスロットリングが問題となっていたが、Renoirではさらに悪化すると思われる。
16CUが可能そうなのに、SKUでは13CUとなっているのは電力密度の問題を少しでも軽減させる目的があるかもしれない。

電力密度の問題を軽減する意味も含めて、CPU偏重、GPU偏重、バランスといった別々の傾向を持ったSKUも可能だと思われるが、そういった話が全く無いのはSKUの複雑化を避けたのだろうか。

構造推測

推測図の更新。

以下、表まとめ:

• Renoirの構造推測
• Renoirの構造推測 Part2